본문 바로가기 주메뉴 바로가기

분석기술

시료 전처리

Chip De-layering

Chip De-layering 은 반도체 칩 내 여러 금속층과 산화막을 하나씩 평면으로 제거하면서 금속패턴 및 불량현상을 관찰하기 위한 시료 전처리 기법입니다.
반도체 칩 내부의 평면적인 구조, 패턴, 그리고 불량을 관찰하기 위한 기법으로, 다양한 화학물질을 통한 Wet Etching과 Plasma 를 활용한 Dry Etching,
그리고 기계적으로 Grinding 및 Polishing 하여 금속층 및 산화막을 Layer by Layer 로 하나씩 제거하고 관찰하기 위한 전처리 기법입니다.

분석 기술

Metal Etch, Oxide Etch, De-layer Analysis, Reverse engineering, Failure Analysis

장비

  • Wet station
    Controlled Chemical Etching
  • Polishing grinder
    Powders
    1㎛, 0.3㎛, 0.05㎛
  • RIE Plasma Etcher
    Reactive Ion Etching
    Oxide or PIQ Layer Etching

기술사례

  • AP layer(Aluminum)
  • M6 layer(Copper)
  • M1 layer(Copper)
  • Poly layer(Si)

기술 및 서비스 문의

  • 분석기술팀 김철수 팀장
    Tel. 031-283-9677
    E-mail. chulsoo.kim@knal.co.kr